主要內(nèi)容:本書是根據(jù)1998年7月在北京召開的鐵路高校關(guān)于 面向21世紀(jì)電工電子列系課程教學(xué)改革 會議的精神編寫的。本書共分7章，內(nèi)容包括：數(shù)制與邏輯代數(shù)的運算規(guī)則及簡化方法；各種基本門電路；常用的組合邏輯電路；一般類型的觸發(fā)器的邏輯功能；常用的時序邏輯電路的分析方法；常用脈沖波形的產(chǎn)生與整形方法；存儲器和可編程邏輯器件及數(shù)字量與模擬量的變換等。本書在編寫過程中，力求突出以下幾點：考慮到當(dāng)前電子技術(shù)的飛速發(fā)展和日新月異的趨勢，適當(dāng)?shù)丶訌?qiáng)了新技術(shù)的內(nèi)容，以中規(guī)模集成電路為主；從教學(xué)方法上考慮，我們力求公安廳出基本概念和基本原理；由于教學(xué)學(xué)時的限制，盡量用物理概念來闡明問題的實質(zhì)，避免大量的公式推導(dǎo)；就全書而言，由淺入深、通俗易懂、便于自學(xué)，爭取以少量的學(xué)時達(dá)到適當(dāng)?shù)纳疃群蛷V度。本書可作為非電類有關(guān)專業(yè) 電子技術(shù)基礎(chǔ) 課數(shù)字電路部分的教材，亦可作為在 電路基礎(chǔ) 和 應(yīng)用電子技術(shù)基礎(chǔ) 課之后的后續(xù)課教材，并可作為學(xué)習(xí)計算機(jī)硬件的輔助教材和選修教材。本書目錄:1數(shù)字邏輯基礎(chǔ)1.1數(shù)制和BCD編碼1.2邏輯代數(shù)1.3邏輯函數(shù)的表示法1.4邏輯函數(shù)的化簡本章小結(jié)習(xí)題2邏輯門電路2.1概述2.2TTL集成邏輯門2.3MOS集成邏輯門2.4各種集成邏輯門的性能比較本章小結(jié)習(xí)題3組合邏輯電路3.1組合邏輯電路的特點和任務(wù)3.2組合邏輯電路的分析和設(shè)計3.3常用組合邏輯電路本章小結(jié)習(xí)題4觸發(fā)器和時序邏輯電路4.1觸發(fā)器4.2寄存器4.3計數(shù)器本章小結(jié)習(xí)題5脈沖波形的產(chǎn)生與整形5.1多諧振蕩器5.2555定時器的原理及應(yīng)用本章小結(jié)習(xí)題6存儲器和可編程邏輯器件6.1只讀存儲器（ROM）6.2可編程邏輯器件（PLD）概述6.3可編程邏輯陳列（PLA）6.4可編程陳列邏輯（PAL）6.5通用邏輯陳列（GAL）本章小結(jié)習(xí)題7數(shù)/模與模/數(shù)轉(zhuǎn)換器7.1數(shù)/模轉(zhuǎn)換器7.2模/數(shù)轉(zhuǎn)換器7.3采樣-保持電路本章小結(jié)習(xí)題附錄部分習(xí)題參考答案參考文獻(xiàn)